原文服务方: 现代电子技术       
摘要:
随着FPGA设计中的时钟频率越来越高,时钟方案越来越复杂,跨时钟域问题变成了设计和验证中的关键点。为了解决跨时钟域问题对FPGA设计造成功能错误,对跨时钟域信号采用两级寄存器或多级寄存器同步、握手协议和异步FIFO等同步方法;同时还提出了不检查时序、修改SDF文件和添加约束文件三种仿真中的技术,解决了跨时钟域产生的亚稳态现象对FPGA仿真验证造成的影响。
推荐文章
FPGA设计中跨时钟域信号同步方法
FPGA
跨时钟域
同步
亚稳态
SoC中跨时钟域的信号同步设计
亚稳态
异步同步器
跨时钟域
SoC
ASIC系统中跨时钟域配置模块的设计与实现
ASIC
跨时钟域
异步时钟
亚稳态
自清零寄存器
基于 SVA 的跨时钟域协议验证方法
亚稳态
跨时钟域
协议验证
断言
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 FPGA设计中的跨时钟域问题
来源期刊 现代电子技术 学科
关键词 CDC 亚稳态 同步 仿真
年,卷(期) 2014,(7) 所属期刊栏目 电子技术应用
研究方向 页码范围 151-153,156
页数 4页 分类号 TN710-34
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 俞帆 6 20 2.0 4.0
2 张伟欣 3 16 1.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (5)
共引文献  (42)
参考文献  (5)
节点文献
引证文献  (15)
同被引文献  (22)
二级引证文献  (8)
2002(2)
  • 参考文献(0)
  • 二级参考文献(2)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(2)
  • 参考文献(1)
  • 二级参考文献(1)
2007(2)
  • 参考文献(1)
  • 二级参考文献(1)
2008(2)
  • 参考文献(2)
  • 二级参考文献(0)
2014(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(4)
  • 引证文献(4)
  • 二级引证文献(0)
2018(3)
  • 引证文献(3)
  • 二级引证文献(0)
2019(12)
  • 引证文献(4)
  • 二级引证文献(8)
2020(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
CDC
亚稳态
同步
仿真
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
现代电子技术
半月刊
1004-373X
61-1224/TN
大16开
1977-01-01
chi
出版文献量(篇)
23937
总下载数(次)
0
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导