基于CPLD的数字钟设计

• 作者: 雷琼
• 来源期刊: 自动化与仪器仪表
• 学科: 工学
• 关键词: CPLD VHDL 数字钟 电子系统 EDA 仿真波形
• 年，卷（期）: 2017,（1）
• 所属期刊栏目: 设计与制造
• 页码范围: 35-37,40
• 页数: 4页
• 分类号: TH714
• 语种: 中文
• DOI: 10.14016/j.cnki.1001-9227.2017.01.035

摘要

简述了一种基于CPLD的数字钟设计方案,文中所设计的数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,因此得到了广泛的使用.通过使用EDA软件MAX+plusⅡ设计数字钟系统,阐述了自上向下和层次化设计方法及电路微型化的可行性.利用VHDL硬件描述语言结合CPLD可编程器件进行数字钟的设计,并通过数码管驱动电路动态显示计时结果,进一步说明CPLD器件值得在电路研究、设计中推广.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	雷琼		14	33	3.0	5.0