基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文是基于一种最新的精简指令集RISC-V来设计的一种五级流水线的微处理器,通过对流水线的取指、译码、执行、访存和回写级进行了逻辑和功能的设计,并对相应的指令功能和实现进行仿真验证,最后基于Wishbone总线结构设计了微处理器的外围设备以构成具有实用化功能的微控制器,其中包括GPIO、UART控制器,并将综合仿真后的微控制器和测试程序下载进入FPGA进行整体功能验证.
推荐文章
自主设计精简指令集的流水线 CPU
CPU
RISC
流水线
相关性
汇编器
基于精简指令集的内核验证参考模型设计
内核验证
RISC-V
验证
System Verilog语言
基于高档精简指令集单片机的弹上记录仪
测试
遥测
单片机
高冲击过载
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于精简指令集的微控制器设计
来源期刊 中国科技投资 学科
关键词 MCU精简指令集RISC-V Wishbone总线
年,卷(期) 2017,(20) 所属期刊栏目 机械与工艺
研究方向 页码范围 259
页数 1页 分类号
字数 1711字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张振辉 24 65 5.0 6.0
2 关文博 3 1 1.0 1.0
3 滕宇 3 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (4)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1982(1)
  • 参考文献(1)
  • 二级参考文献(0)
1984(1)
  • 参考文献(1)
  • 二级参考文献(0)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
2005(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2019(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
MCU精简指令集RISC-V
Wishbone总线
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
中国科技投资
旬刊
1673-5811
11-5441/N
大16开
北京市
82-979
2002
chi
出版文献量(篇)
55421
总下载数(次)
154
总被引数(次)
22852
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导