基于精简指令集的内核验证参考模型设计

• 作者: 王镇道 姚小姣
• 来源期刊: 湖南大学学报（自然科学版）
• 关键词: 内核验证 RISC-V 验证 System Verilog语言
• 年，卷（期）: 2022,（6）
• 所属期刊栏目: 计算机科学
• 页码范围: 110-115
• 页数: 5页
• 分类号: TP332
• 语种: 中文
• DOI: 10.16339/j.cnki.hdxbzkb.2022284

摘要

功能验证能在芯片设计前期快速、低成本发现缺陷，对于保证设计质量具有重要意义.针对内核模块验证中指令序列随机性差、测试用例编写繁琐和验证平台重用性差等问题，设计了一款8位精简指令集内核验证参考模型，通过对指令集单独建模、可配置化参数设计等方法满足了指令序列随机组合的验证需求和重用性，且结合自动化脚本的使用解决上述相关问题.将参考模型搭载UVM平台对一款RISC架构的8位MCU内核进行验证.验证结果表明：集成了所设计参考模型的UVM平台具有很好的鲁棒性和重用性，缺陷数量收敛快，验证周期更短，内核模块的代码和功能覆盖率均达到100%.