一种快速的单相锁相环设计方法

• 作者: 张培勇 方海霞
• 来源期刊: 电子技术
• 学科: 工学
• 关键词: 电网电压检测技术 单相锁相环 FPGA
• 年，卷（期）: 2018,（1）
• 所属期刊栏目: 电子技术设计与应用
• 页码范围: 46-49
• 页数: 4页
• 分类号: TM935
• 字数: 2560字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-0755.2018.01.013

摘要

对电网电压幅值、相位和频率检测方法中的单相锁相环(Phase-lock Loop,PLL)技术进行研究,针对PLL动态特性差、频率跟踪性能差、抗直流干扰能力低的问题,提出一种改进的二阶广义积分器(Second-order Generalized Integrator,SOGI)PLL,它采用级联的SOGI来抑制直流干扰,采用并行频率检测器实现对输入信号的频率跟踪.整个PLL系统最终基于可编程逻辑门阵列(Field Programmable Gate Array,FPGA)实现.实验结果表明,所设计的单向PLL不仅有效提高了锁相环的频率跟踪性能和抗直流干扰能力,而且具有更优的动态特性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张培勇	浙江大学超大规模集成电路设计研究所	17	46	3.0	6.0
2	方海霞	浙江大学超大规模集成电路设计研究所	1	1	1.0	1.0