55nm低功耗产品漏电流优化的机理研究及解决方案

• 作者: 吴智勇
• 来源期刊: 集成电路应用
• 学科: 工学
• 关键词: 集成电路制造 浅沟槽刻蚀 硬掩膜 工作区 漏电流 polymer 聚合物
• 年，卷（期）: 2018,（2）
• 所属期刊栏目: 工艺与制造
• 页码范围: 49-51
• 页数: 3页
• 分类号: TN405
• 字数: 1260字
• 语种: 中文
• DOI: 10.19339/j.issn.1674-2583.2018.02.011

摘要

半导体技术随着摩尔定律,工艺尺寸逐渐缩小,浅沟槽形貌对增加低功耗产品器件间的隔离效果,降低漏电流的作用越来越敏感[1].提出一种全新的优化浅沟槽形貌,降低器件间漏电流的设计理念[2]及实现方法.通过软件设计并模拟不同浅沟槽形貌下,漏电流的表现,得到顶部形貌的曲率半径对漏电流有敏感表现的结论,为降低漏电流提供指导性思想[3].后续把理论模型运用到实际工艺的优化中,菜单中在硬掩模层刻蚀步骤结束及有源区开始刻蚀前,使用高能量、高压力及大流量的重聚合物气体,形成圆滑的顶部形貌.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴智勇		4	2	1.0	1.0