基于新型结构的小面积全数字DDR接口模块

• 作者: 梁利平 陈宇轩
• 来源期刊: 湖南大学学报（自认科学版）
• 关键词: 物理层 鉴相器 延迟锁定环 延迟链 面积 版图
• 年，卷（期）: 2018,（4）
• 所属期刊栏目: 电气与信息工程
• 页码范围: 155-160
• 页数: 6页
• 分类号: TN495
• 语种: 中文
• DOI: 10.16339/j.cnki.hdxbzkb.2018.04.020

摘要

提出一种新型全数字鉴相器结构.该结构消除了亚稳态影,并通过采用特殊的延迟链结构,大大减少了模块的面积.将此结构应用于一款65 nm low leakage 工艺下工作频率在100 ~400 MHz的全数字DDR接口模块,总面积4298 μm2,DLL面积2350 μm2.芯片的测试结果验证了设计的准确性,与传统的结构相比本模块面积较小,且由于其全数字电路的特点具有较好的可移植性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	梁利平	中国科学院大学微电子研究所	47	126	7.0	9.0
2	陈宇轩	中国科学院大学微电子研究所	2	0	0.0	0.0