基于FPGA的状态机的实现与分析

• 作者: 兰志强 张勇 张智 郝新月 马丽莲
• 来源期刊: 数码设计（下）
• 学科: 工学
• 关键词: FPGA VerilogHDL 状态机 编码方式
• 年，卷（期）: 2018,（3）
• 所属期刊栏目: 信息科技探讨
• 页码范围: 188-189
• 页数: 2页
• 分类号: TP302
• 字数: 2546字
• 语种: 中文

摘要

在数字时序逻辑电路的设计中,状态机不仅占有很大的地位,而且决定时序电路设计的正确性和稳定性.文中介绍在Verilog HDL语言下,通过几种不同的编码方式实现状态机,以及在可编程器件FPGA中综合后的资源、时延、面积、速度方面进行比较,得出设计状态机时高效、稳定的编码方式.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	兰志强		1	0	0.0	0.0
2	马丽莲		1	0	0.0	0.0
3	郝新月		1	0	0.0	0.0
4	张智		1	0	0.0	0.0
5	张勇		1	0	0.0	0.0