基于Tiny-yolo的网络压缩与硬件加速方法

• 作者: 仲元红 吴海华 虞智 黄智勇
• 来源期刊: 华南理工大学学报（自然科学版）
• 学科: 工学
• 关键词: 神经网络 Tiny-yolo 压缩 硬件加速 FPGA
• 年，卷（期）: 2019,（6）
• 所属期刊栏目: 计算机科学与技术
• 页码范围: 51-56
• 页数: 6页
• 分类号: TP399
• 字数: 2984字
• 语种: 中文
• DOI: 10.12141/j.issn.1000-565X.180360

摘要

针对Tiny-yolo网络模型规模大、占内存多、计算量大、不易在嵌入式端实现的问题,提出了网络压缩、结合硬件加速的方法对其进行优化.首先,分析网络连接关系,对网络贡献较小的连接进行裁剪实现网络压缩,裁剪后的权值矩阵采用稀疏化存储方式减少内存占用;其次,对权值进行量化,通过改变数据的位数,在保证精度误差范围内进一步减小内存占用量和计算复杂度;最后,根据Tiny-yolo网络结构特点提出了深度并行-流水的FPGA加速优化方案,最终实现了Tiny-yolo网络运算的硬件加速.通过实验验证,网络裁剪结合量化可以实现36X左右的压缩比率,通过硬件加速优化,相比在最大频率为667MHz的ARM Cortex-A9上运算实现了7X左右的运算加速.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	仲元红	重庆大学微电子与通信工程学院	24	198	8.0	13.0
2	黄智勇	重庆大学微电子与通信工程学院	22	76	5.0	8.0
3	吴海华	重庆大学微电子与通信工程学院	1	0	0.0	0.0
4	虞智	重庆大学微电子与通信工程学院	1	0	0.0	0.0