基于DDS+PLL的低相噪频率合成器设计

• 作者: 刘坤 宋雪莹 崔永俊 张祥
• 来源期刊: 电子器件
• 学科: 工学
• 关键词: DDS PLL 频率合成器 FPGA AD9910 ADF4108
• 年，卷（期）: 2019,（4）
• 所属期刊栏目: 电子电路设计分析及应用
• 页码范围: 947-952
• 页数: 6页
• 分类号: TP274
• 字数: 2313字
• 语种: 中文
• DOI: 10.3969/j.issn.1005-9490.2019.04.026

摘要

为了解决传统信号源输出信号种类单一、频率固定、实时调节能力差、噪声大等问题,设计了基于DDS和PLL的频率合成器.该频率合成器以FPGA为控制单元,选用DDS芯片AD9910,以及低噪声数字鉴相芯片ADF4108,用DDS直接激励PLL,能够稳定输出高达2.85 GHz的信号.该频率合成器具有多种波形输出,频率、相位可变,可实时调频调相等功能.经测试,相位噪声优于-116 dBc/Hz@1 MHz,满足实际应用需求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	宋雪莹		2	3	1.0	1.0
2	崔永俊		3	3	1.0	1.0
3	张祥		3	3	1.0	1.0
4	刘坤		3	3	1.0	1.0