基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为了满足机器学习中大数据、并行计算及降低处理器与主存之间的差距等要求,设计基于自主研发的SIMT处理器的流水线cache结构.依据局部性原理与LRU替换算法相结合设计专用的伪LRU替换算法,与通用的轮询、LFU、LRU替换算法共同完成cache替换算法的可配置要求,实现处理器与主存之间的快速交互.采用Xilinx公司virtex ultrascale系列的xcvu440-flga2892-2-e FPGA芯片对设计进行综合.结果表明该结构指令cache最大时延为2.923 ns,数据cache最大时延为3.258 ns,满足SIMT处理器性能要求.
推荐文章
高性能机器学习SIMT处理器的调度机制设计与实现
机器学习
SIMT处理器
SIMT调度机制
多线程并行处理
动态调度
机器学习高性能SIMT处理器的设计与实现
SIMT
流水线
多线程
并行运算
FPGA
面向军用电子系统的高性能高可靠处理器设计技术
双发射
紧耦合存储管理
锁步控制
ECC校验
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 面向机器学习的高性能SIMT处理器cache的设计与实现
来源期刊 计算机应用与软件 学科 工学
关键词 SIMT处理器 流水线cache结构 替换算法
年,卷(期) 2019,(7) 所属期刊栏目 嵌入式软件与应用
研究方向 页码范围 282-286,333
页数 6页 分类号 TP333
字数 4990字 语种 中文
DOI 10.3969/j.issn.1000-386x.2019.07.048
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李涛 西安邮电大学电子工程学院 66 277 9.0 13.0
2 邢立冬 西安邮电大学电子工程学院 17 52 4.0 5.0
3 孙哲 西安邮电大学电子工程学院 2 1 1.0 1.0
4 许晓燕 西安邮电大学电子工程学院 2 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (18)
共引文献  (4)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2001(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2008(3)
  • 参考文献(1)
  • 二级参考文献(2)
2012(3)
  • 参考文献(0)
  • 二级参考文献(3)
2013(2)
  • 参考文献(1)
  • 二级参考文献(1)
2015(1)
  • 参考文献(0)
  • 二级参考文献(1)
2016(2)
  • 参考文献(0)
  • 二级参考文献(2)
2017(6)
  • 参考文献(3)
  • 二级参考文献(3)
2018(1)
  • 参考文献(1)
  • 二级参考文献(0)
2019(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
SIMT处理器
流水线cache结构
替换算法
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机应用与软件
月刊
1000-386X
31-1260/TP
大16开
上海市愚园路546号
4-379
1984
chi
出版文献量(篇)
16532
总下载数(次)
47
总被引数(次)
101489
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导