高性能小数分频锁相环的研究与实现

• 作者: 谢雷 陈建军 陈海燕
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: 锁相环 小数分频 小数杂散 DAC噪声补偿
• 年，卷（期）: 2019,（11）
• 所属期刊栏目: 专栏·微处理器技术与计算机工程工艺
• 页码范围: 2651-2655
• 页数: 5页
• 分类号: TN911.6
• 字数: 3106字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2019.11.001

摘要

随着集成电路技术的迅猛发展,芯片内时钟信号精度要求越来越高,如何提高时钟信号的品质是集成电路行业的研究重点.小数分频锁相环是时钟信号实现高分辨率、快速变频的常用结构,但是受到自身结构的制约,小数分频锁相环会引入大量杂散噪声,杂散噪声对输出信号影响极大,在设计中消除和抑制杂散噪声成为挑战.论文通过分析小数分频锁相环的基本结构,研究了杂散与噪声种类和来源,解释了杂散与噪声的产生机理,提出了一种基于DAC的噪声补偿技术,设计并实现了一款高性能、低相噪的小数分频锁相环.锁相环分频精度为24位,功耗为3.4mW,面积为0.06mm2.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈海燕	国防科技大学计算机学院	17	39	4.0	5.0
2	陈建军	国防科技大学计算机学院	15	50	6.0	6.0
3	谢雷	国防科技大学计算机学院	1	0	0.0	0.0