一种新的基于FPGA的HEVC帧内预测硬件结构

• 作者: 杨秀芝 杨贺 陈建
• 来源期刊: 福州大学学报（自然科学版）
• 学科: 工学
• 关键词: 帧内预测 哈达玛变换 硬件结构 现场可编程门阵列
• 年，卷（期）: 2020,（3）
• 页码范围: 318-324
• 页数: 7页
• 分类号: TP391.41
• 字数: 3306字
• 语种: 中文
• DOI: 10.7631/issn.1000-2243.19439

摘要

在保证视频编码性能的前提下,为降低硬件实现复杂度、减少硬件资源、提高硬件的处理速度,提出一种新的基于现场可编程门阵列(FPGA)的高效视频编码标准(HEVC)帧内预测硬件结构.设计的硬件结构可以支持64×64到4×4的块大小以及所有的模式预测,而且经过实验,实现一个完整的64×64大小的编码树单元(CTU)的编码过程需要3.3×104左右的周期数,主频能够达到160 MHz.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨秀芝	福州大学物理与信息工程学院	67	146	6.0	8.0
2	陈建	福州大学物理与信息工程学院	14	48	4.0	6.0
3	杨贺	福州大学物理与信息工程学院	1	0	0.0	0.0