一种面向FPGA实现的LDPC编码可配置并行架构设计

• 作者: 余金培 姜泉江 张雪 梁广
• 来源期刊: 中国科学院大学学报
• 学科: 工学
• 关键词: 低密度奇偶校验码 可配置并行度 现场可编程门阵列 高速数传
• 年，卷（期）: 2020,（5）
• 所属期刊栏目: 简报
• 页码范围: 714-719
• 页数: 6页
• 分类号: TN911.22
• 语种: 中文
• DOI: 10.7523/j.issn.2095-6134.2020.05.017

摘要

为满足星载超高速数传设备FPGA实现的需求,充分利用FPGA器件工作处理时钟频率不高但可用并行资源丰富的特点,根据LDPC结构特性,设计一种基于FPGA的N位可配置的LDPC编码通用并行架构,它具有通用性强、传输速率高、传输延时低的特点.此外,从理论上分析并行架构与传统串行架构的等价性,并详细推导并行度N与速率及硬件资源的限制关系.最后以N=8为例,在FPGA开发平台实现吞吐量为2.5 Gbps的LDPC编码,验证架构的可行性.