基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种安全高可靠处理单元架构设计,该设计方法采用锁步处理器、基于FPGA的安全组件和电源监控实现系统级安全的交叉验证机制,保证了高安全性和高可靠性.锁步处理器将关键硬件资源实现冗余,这种大规模冗余的主要好处是让CPU能够检测内核及主要子模块中经常以软错误出现的单点失效.通过采用FPGA逻辑分离主要功能(电源)和故障安全装置(监控、检测和安全状态控制等)减少潜在失效和共性失效.处理器和安全组件交叉检验类似于监控定时的问询功能,提供系统外部检测,并提供了进一步保证故障检测的另一冗余.
推荐文章
一种高可靠多总线接口控制单元的设计与实现
高可靠性
容错总线
控制单元
新型容错计算机系统
一种投影几何失真校正的硬件架构设计
投影几何失真校正
图像变形算法
硬件架构
缓存设计
一种高安全性钝感电起爆器的设计
电起爆器
安全
点火
钝感
作用时间
一种高速高安全性的DES算法设计
DES算法
Verilog
高速
高安全性
时钟随机化
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种高安全高可靠处理单元架构设计
来源期刊 信息通信 学科 工学
关键词 处理单元 锁步处理器 高安全 交叉验证
年,卷(期) 2020,(8) 所属期刊栏目 信息工程
研究方向 页码范围 81-82
页数 2页 分类号 TP332
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (23)
共引文献  (6)
参考文献  (5)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2002(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(1)
  • 参考文献(0)
  • 二级参考文献(1)
2007(1)
  • 参考文献(0)
  • 二级参考文献(1)
2010(2)
  • 参考文献(0)
  • 二级参考文献(2)
2011(3)
  • 参考文献(1)
  • 二级参考文献(2)
2012(2)
  • 参考文献(1)
  • 二级参考文献(1)
2013(1)
  • 参考文献(0)
  • 二级参考文献(1)
2014(4)
  • 参考文献(0)
  • 二级参考文献(4)
2015(4)
  • 参考文献(0)
  • 二级参考文献(4)
2016(2)
  • 参考文献(0)
  • 二级参考文献(2)
2017(1)
  • 参考文献(0)
  • 二级参考文献(1)
2018(2)
  • 参考文献(1)
  • 二级参考文献(1)
2019(2)
  • 参考文献(2)
  • 二级参考文献(0)
2020(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
处理单元
锁步处理器
高安全
交叉验证
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息通信
月刊
1673-1131
42-1739/TN
大16开
湖北省武汉市
1987
chi
出版文献量(篇)
18968
总下载数(次)
92
论文1v1指导