基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
为解决在终端资源受限的场景下难以进行压缩编码的问题,在FPGA平台上设计了一种基于极化码的分布式信源编解码系统.系统在反馈机制下通过删除部分极化码校验比特实现了码率自适应传输.最后采用Verilog硬件描述语言在Xilinx公司的Virtex-7系列开发板上进行硬件设计及系统实现.测试结果表明,采用时钟频率为200 MHz的情况下,系统的吞吐率可达到919 kb/s.
推荐文章
基于FPGA的CAVLC编解码器设计与实现
CAVLC
H.264/AVC
熵编码
非零系数
基于Cyclone FPGA实现的4×2.048 Mb/s HDB3编解码系统
HDB3编解码
NRZ码
FPGA实现
硬件加速
MPEG-2视频系统纠错编解码的FPGA实现
MPEG-2
RS码
卷积交织
硬件描述语言
现场可编程门阵列
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于极化码的分布式信源编解码系统的FPGA设计与实现
来源期刊 信息技术与网络安全 学科
关键词 分布式信源编解码 极化码 FPGA
年,卷(期) 2021,(10) 所属期刊栏目 网络与通信|Network and Communication
研究方向 页码范围 61-66
页数 6页 分类号 TN911.2
字数 语种 中文
DOI 10.19358/j.issn.2096-5133.2021.10.010
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (11)
共引文献  (0)
参考文献  (17)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1973(2)
  • 参考文献(1)
  • 二级参考文献(1)
1976(2)
  • 参考文献(1)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2009(3)
  • 参考文献(2)
  • 二级参考文献(1)
2011(2)
  • 参考文献(1)
  • 二级参考文献(1)
2012(3)
  • 参考文献(2)
  • 二级参考文献(1)
2013(1)
  • 参考文献(1)
  • 二级参考文献(0)
2014(2)
  • 参考文献(2)
  • 二级参考文献(0)
2015(4)
  • 参考文献(2)
  • 二级参考文献(2)
2016(1)
  • 参考文献(0)
  • 二级参考文献(1)
2017(2)
  • 参考文献(2)
  • 二级参考文献(0)
2018(2)
  • 参考文献(2)
  • 二级参考文献(0)
2019(1)
  • 参考文献(1)
  • 二级参考文献(0)
2021(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
分布式信源编解码
极化码
FPGA
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息技术与网络安全
月刊
2096-5133
10-1543/TP
大16开
北京市海淀区清华东路25号(北京927信箱)
82-417
1982
chi
出版文献量(篇)
10909
总下载数(次)
33
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导