基于局部逻辑伪装的IC保护方法

• 作者: 杨然 高文超
• 来源期刊: 电子与信息学报
• 关键词: 硬件安全 IC电路保护 IC伪装 逻辑混淆 最小项扰动
• 年，卷（期）: 2021,（9）
• 所属期刊栏目: 硬件安全专题|Special Issue on Hardware Security
• 页码范围: 2466-2473
• 页数: 8页
• 分类号: TP331
• 语种: 中文
• DOI: 10.11999/JEIT210577

摘要

集成电路(IC)设计面临逆向工程的攻击,核心专利(IP)和算法被盗用,硬件安全受到威胁.该文提出一种电路伪装方法LPerturb,通过对其局部电路逻辑的扰动,实现IC电路的保护.对电路进行最大独立锥划分(MFFCs),选取被伪装的最大子电路,确保输出逻辑扰动的局部性.针对要扰动锥结点逻辑,从锥中选择被替换的逻辑单元,以最小化代价对进行局部电路逻辑扰动.用多值伪装电路对扰动的逻辑值进行混淆保护,恢复相应的电路逻辑.实验结果表明,该方法能够稳定生成保护电路,具有较好的输出扰动性,能有效抵御SAT去伪装攻击,面积额外开销较小,时延影响可以忽略.