一种适用于TSN端系统的DMA控制器的设计与仿真分析

• 作者: 杜婧 乔庐峰 陈庆华 王雷淘
• 来源期刊: 通信技术
• 关键词: 时间敏感网络 直接存储器访问 AXI总线 描述符
• 年，卷（期）: 2021,（9）
• 所属期刊栏目: 工程与应用|Engineering & Application
• 页码范围: 2257-2263
• 页数: 7页
• 分类号: TP332|TP393.1
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2021.09.031

摘要

根据时间敏感网络(Time Sensitive Network,TSN)对端系统的设计需求,设计了一种支持多个逻辑队列且缓冲区共享的直接存储访问(Direct Memory Access,DMA)控制器.DMA控制器内部收发方向上各支持8个逻辑队列,多个逻辑队列共享位于内存中的缓存空间,可对不同类型的数据帧提供差异化的收发调度和处理.DMA控制器采用基于指针的收发逻辑队列结构和复杂的缓冲区描述符,可以有效降低处理器负荷,提高总线吞吐率.整个设计在Xilinx ZYNQ7035的开发板上进行了仿真分析和功能验证.