基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了对版图进行划分的Voronoi图的算法:将Voronoi图进行变换,通过扫描技术,从下到上对每个点与交点进行处理,从而形成变换后的Voronoi图,最后将此图转换为Voronoi图.在计算中,针对集成电路的物理特性,改进了阱区附近的V图的生成以及多个水平位置点和兼并问题.算法时间复杂度为O(nlogn),空间复杂度为O(n).
推荐文章
一种研究混合信号电路中衬底耦合噪声的方法
衬底耦合
混合信号电路
模数转换器
混合信号SoC中的衬底噪声耦合效应
混合信号
衬底噪声
建模方法
EEACC:2550X
2570A
重掺杂衬底CMOS电路的衬底噪声耦合模型
衬底噪声
CMOS集成电路
电阻网格模型
基于MapReduce的加权Voronoi图并行算法设计及应用
栅格Voronoi图
加权Voronoi图
MapReduce
推荐服务
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 Voronoi图算法及其在混合电路的衬底耦合研究中的应用
来源期刊 计算机辅助设计与图形学学报 学科 工学
关键词 Voronoi图 数模混合集成电路 数值模拟
年,卷(期) 1999,(2) 所属期刊栏目 电子设计自动化
研究方向 页码范围 139-142
页数 4页 分类号 TB11|TN47|TP391.7
字数 3649字 语种 中文
DOI 10.3321/j.issn:1003-9775.1999.02.011
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (4)
节点文献
引证文献  (3)
同被引文献  (1)
二级引证文献  (9)
1980(1)
  • 参考文献(1)
  • 二级参考文献(0)
1984(1)
  • 参考文献(1)
  • 二级参考文献(0)
1987(1)
  • 参考文献(1)
  • 二级参考文献(0)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
1999(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2000(1)
  • 引证文献(1)
  • 二级引证文献(0)
2001(1)
  • 引证文献(0)
  • 二级引证文献(1)
2003(1)
  • 引证文献(0)
  • 二级引证文献(1)
2005(1)
  • 引证文献(0)
  • 二级引证文献(1)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(2)
  • 引证文献(0)
  • 二级引证文献(2)
2010(1)
  • 引证文献(0)
  • 二级引证文献(1)
2011(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(2)
  • 引证文献(1)
  • 二级引证文献(1)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
Voronoi图
数模混合集成电路
数值模拟
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机辅助设计与图形学学报
月刊
1003-9775
11-2925/TP
大16开
北京2704信箱
82-456
1989
chi
出版文献量(篇)
6095
总下载数(次)
15
总被引数(次)
94943
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导