重掺杂衬底CMOS电路的衬底噪声耦合模型

• 作者: 张耀辉 程绮文
• 来源期刊: 科技与创新
• 关键词: 衬底噪声 CMOS集成电路 电阻网格模型
• 年，卷（期）: 2010,（11）
• 页码范围: 181-183
• 分类号: TN43
• 语种: 中文
• DOI: 10.3969/j.issn.2095-6835.2010.11.074

摘要

本文为研究重掺杂衬底CMOS工艺中的耦合噪声建立了一个准确的衬底模型.该模型需要几个拟合的参数,可以从器件模拟或是实际测量中得到.基于CMOS 0.35um工艺,设计了一个带隙电压源电路,加入衬底电阻网格模型,对比了SPICE和实际测试的结果,验证了模型准确性,并探讨了衬底噪声的特性.