基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出一种解决PACT01:一种结合动态可编程逻辑阵列(DPGA)的处理器的新型体系结制中cache的一致性与同步性问题的算法,并且解决多线程支持的快速上下文切换及快速用户级操作问题。存储器替换机制是解决cache的一致性问题及当cache未命中时从局部或远程存储器到cacbe存储器的数据替换问题的一种硬件实现方法,产生冲突的原因是由于多线程并行的写入/读取的位置相同和读或写的位置相同。文中选择的是相联映射策略,同时也选择了最少最近使用LRU算法,即在cache未命中时替换最少最近使用的参考块,为实现LRU算法设置了与每块相对应的计数器。
推荐文章
存储器管理部件的设计实现
存储器管理单元
虚拟地址
有效地址
物理地址
存储器管理单元设计
存储器管理单元
虚拟地址
有效地址
物理地址
大容量数据存储器设计与实现
存储器
SDRAM控制器
FPGA
Verilog
路径度量存储器及其接口的设计
MMU
Viterbi译码器,FPGA
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 存储器替换机制及其实现
来源期刊 计算机工程与设计 学科 工学
关键词 cache一致性 DPGA 全相联映射 存储器替换机制
年,卷(期) 2000,(6) 所属期刊栏目 设计与实现
研究方向 页码范围 24-27
页数 4页 分类号 TP303
字数 3669字 语种 中文
DOI 10.3969/j.issn.1000-7024.2000.06.007
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 胡铭曾 哈尔滨工业大学计算机科学与技术系 131 2150 26.0 42.0
2 A·Chaib 哈尔滨工业大学计算机科学与技术系 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
2000(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
cache一致性
DPGA
全相联映射
存储器替换机制
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与设计
月刊
1000-7024
11-1775/TP
大16开
北京142信箱37分箱
82-425
1980
chi
出版文献量(篇)
18818
总下载数(次)
45
论文1v1指导