高速缓冲存储器的设计与实现

• 作者: 彭洪 林正浩 魏素英
• 来源期刊: 现代电子技术
• 关键词: 32位嵌入式CPU 高速缓存 基本结构 全定制 电路和版图设计
• 年，卷（期）: 2005,（18）
• 所属期刊栏目: 制造与设计
• 页码范围: 86-88
• 页数: 3页
• 分类号: TP343
• 语种: 中文
• DOI: 10.3969/j.issn.1004-373X.2005.18.035

摘要

随着芯片集成度的提高,在高速CPU与低速内存之间插入有缓冲作用的速度较快、容量较小的高速缓冲存储器,解决了两者速度的平衡和匹配问题,对微处理器整体性能有很大提高.本文从高速缓存的结构和基本理论出发,理论结合实际,介绍了32位高性能、低功耗嵌入式微处理器中高速缓存的实现方法,从RTL设计到版图设计的各个部分进行了论述,并介绍了该模块全定制部分电路和版图的实现.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	林正浩	同济大学微电子中心	23	284	9.0	16.0
2	魏素英	同济大学微电子中心	1	8	1.0	1.0
3	彭洪	同济大学微电子中心	3	11	2.0	3.0