芯片设计中读周期的同步问题

• 作者: 刘聪 李丽 高明伦
• 来源期刊: 微电子学与计算机
• 关键词: 读周期 同步 VLSI Verilog-HDL
• 年，卷（期）: 2001,（4）
• 所属期刊栏目: MCU专题研究
• 页码范围: 5-8,15
• 页数: 5页
• 分类号: TN4
• 语种: 中文
• DOI: 10.3969/j.issn.1000-7180.2001.04.002

摘要

文章讨论芯片设计中读周期的同步问题.在高速电路中,各种不确定延时经常会造成时钟、数据及其控制信号的相位错位,导致读入数据丢失,因此,同步问题在读周期里倍受设计人员的关注.文章介绍握手同步和虚拟时钟相位空间的设计方法,对芯片内、外的延迟采取不同的调整方法,二者配合使用,用户可以在一个足够宽阔的范围内无级调整时钟和读入数据控制信号的相位,最终达到时钟、控制信号和读入数据三者之间的最佳相位配合.这种设计方法既为板级和芯片级设计带来方便,也为提高高速读周期的可靠性提供了有效途径.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高明伦		5	51	4.0	5.0
2	李丽		2	17	2.0	2.0
3	刘聪		1	2	1.0	1.0