逻辑平衡与高速数字电路

• 作者: 周昔平 樊晓桠 高德远
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 逻辑平衡 高性能 运算单元
• 年，卷（期）: 2002,（21）
• 所属期刊栏目: 博士论坛
• 页码范围: 25-28
• 页数: 4页
• 分类号: TP331.2
• 字数: 2665字
• 语种: 中文
• DOI: 10.3321/j.issn:1002-8331.2002.21.009

摘要

在设计者进行系统和电路级设计时,时常会将要实现的逻辑功能或操作较为平均地分配到时序中的各个阶段,称之为逻辑平衡设计.该论文引用了逻辑平衡的方法,将其运用在高速数字部件设计中,以常用运算单元如计数器,有限状态机和乘法器的高性能设计方案为例,分析了逻辑平衡在高速集成电路设计中的应用;并分析了逻辑平衡的方法在减小电路面积,提高电路的性价比和降低电路功耗中的作用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高德远	西北工业大学航空微电子中心	166	1045	15.0	24.0
2	樊晓桠	西北工业大学航空微电子中心	170	1393	17.0	29.0
3	周昔平	西北工业大学航空微电子中心	12	89	4.0	9.0