基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
取指令能力的高低对微处理器的性能有很大影响.指令预取技术能够有效地降低指令 Cache 的访问失效率,提高微处理器的取指令能力,进而提高微处理器的性能.本文提出了一种由分支指令指导的、以基本块为单位的非顺序指令预取技术,每次预取将一个完整的基本块读入指令Cache.这种方法使用静态策略分析程序行为,实现所需的硬件复杂度低.模拟结果显示,该方法能够有效地提高指令Cache访问的命中率.
推荐文章
基本块注射模设计
潜伏浇口
侧抽芯
抽芯杆
顶杆顶出机构
基于控制流的混合指令预取
控制流图
指令预取
分支预测
支持指令预取的多核缓存WCET分析方法
嵌入式多核
硬实时任务
最差情况执行时间
指令预取
缓存划分
结合指令预取和缓存划分的多核缓存WCEC优化
硬实时多核系统
最差情况下的能量消耗(WCEC)
指令预取
缓存划分
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 以基本块为单位的非顺序指令预取
来源期刊 计算机工程与科学 学科 工学
关键词 基本块 指令Cache 指令预取 分支预测
年,卷(期) 2003,(4) 所属期刊栏目 研究与实现
研究方向 页码范围 94-98
页数 5页 分类号 TP303
字数 4094字 语种 中文
DOI 10.3969/j.issn.1007-130X.2003.04.028
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王志英 国防科技大学计算机学院 108 680 15.0 21.0
2 戴葵 国防科技大学计算机学院 63 410 12.0 18.0
3 沈立 国防科技大学计算机学院 16 54 4.0 7.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (12)
同被引文献  (1)
二级引证文献  (5)
1993(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(2)
  • 引证文献(2)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(2)
  • 引证文献(2)
  • 二级引证文献(0)
2013(3)
  • 引证文献(3)
  • 二级引证文献(0)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(2)
  • 引证文献(0)
  • 二级引证文献(2)
2018(2)
  • 引证文献(1)
  • 二级引证文献(1)
2019(2)
  • 引证文献(1)
  • 二级引证文献(1)
研究主题发展历程
节点文献
基本块
指令Cache
指令预取
分支预测
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与科学
月刊
1007-130X
43-1258/TP
大16开
湖南省长沙市开福区德雅路109号国防科技大学计算机学院
42-153
1973
chi
出版文献量(篇)
8622
总下载数(次)
11
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
论文1v1指导