基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
取指令能力的高低对微处理器的性能有很大影响.指令预取技术能够有效地降低指令Cache的访问失效率,提高微处理器的取指令能力,进而提高微处理器的性能.本文提出了一种基于程序控制流的混合指令预取机制,它采用顺序预取和非顺序预取相结合的方式将指令提前读入指令Cache.模拟结果显示,该方法能够有效地提高指令Cache访问的命中率,并具有实现简单,无效预取率低等特点.
推荐文章
支持指令预取的多核缓存WCET分析方法
嵌入式多核
硬实时任务
最差情况执行时间
指令预取
缓存划分
结合指令预取和缓存划分的多核缓存WCEC优化
硬实时多核系统
最差情况下的能量消耗(WCEC)
指令预取
缓存划分
基于Cortex-M0的指令预取接口设计与实现
Cotex-M0
预取策略
Flash接口
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于控制流的混合指令预取
来源期刊 电子学报 学科 工学
关键词 控制流图 指令预取 分支预测
年,卷(期) 2003,(8) 所属期刊栏目 学术论文
研究方向 页码范围 1141-1144
页数 4页 分类号 TP363
字数 3680字 语种 中文
DOI 10.3321/j.issn:0372-2112.2003.08.006
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王志英 国防科技大学计算机学院 108 680 15.0 21.0
2 戴葵 国防科技大学计算机学院 63 410 12.0 18.0
3 沈立 国防科技大学计算机学院 16 54 4.0 7.0
4 鲁建壮 国防科技大学计算机学院 5 32 3.0 5.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (15)
同被引文献  (3)
二级引证文献  (24)
1994(1)
  • 参考文献(1)
  • 二级参考文献(0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(2)
  • 引证文献(2)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2010(4)
  • 引证文献(3)
  • 二级引证文献(1)
2011(5)
  • 引证文献(2)
  • 二级引证文献(3)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(6)
  • 引证文献(2)
  • 二级引证文献(4)
2014(7)
  • 引证文献(2)
  • 二级引证文献(5)
2015(3)
  • 引证文献(0)
  • 二级引证文献(3)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
2017(7)
  • 引证文献(1)
  • 二级引证文献(6)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
控制流图
指令预取
分支预测
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子学报
月刊
0372-2112
11-2087/TN
大16开
北京165信箱
2-891
1962
chi
出版文献量(篇)
11181
总下载数(次)
11
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
论文1v1指导