基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对动态可重构处理器的配置信息加载延时,提出了一种基于神经网络的可扩展的重构指令预取机制.增加感受器的历史指令信息,并结合感受器权重构建新型的感受器模型,通过权重与历史指令信息的协同训练学习重构指令调用规律.在处理器运行过程中,提前完成对后续重构指令的预测及配置信息的预取,隐藏指令重构成本.进一步提出了本方法的可扩展实现框架,神经网络的学习结果作为重构指令的关联信息,被移至内存并分布式存储.在重构指令预取时,完成对神经网络学习信息的加载.实验结果表明,该方法对重构指令的预测准确率达91%,综合性能平均提升40%.
推荐文章
基于控制流的混合指令预取
控制流图
指令预取
分支预测
支持指令预取的多核缓存WCET分析方法
嵌入式多核
硬实时任务
最差情况执行时间
指令预取
缓存划分
基于RBF神经网络的B样条曲面重构
曲面重构
径向基函数
B样条
基于相似性的粗粒度可重构指令压缩
粗粒度可重构架构
指令压缩
能效比
异构计算
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于神经网络的重构指令预取机制及其可扩展架构
来源期刊 电子学报 学科 工学
关键词 可重构处理器 配置信息预取 改进神经网络算法 可扩展存储架构
年,卷(期) 2012,(7) 所属期刊栏目 科研通信
研究方向 页码范围 1476-1480
页数 分类号 TN302
字数 3659字 语种 中文
DOI 10.3969/j.issn.0372-2112.2012.07.031
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 孟建熠 浙江大学超大规模集成电路设计研究所 30 45 3.0 5.0
2 陈志坚 浙江大学超大规模集成电路设计研究所 28 59 3.0 7.0
3 严晓浪 浙江大学超大规模集成电路设计研究所 246 1634 19.0 29.0
4 沙子岩 浙江大学超大规模集成电路设计研究所 2 5 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (8)
共引文献  (2)
参考文献  (5)
节点文献
引证文献  (3)
同被引文献  (6)
二级引证文献  (3)
1999(2)
  • 参考文献(0)
  • 二级参考文献(2)
2000(3)
  • 参考文献(0)
  • 二级参考文献(3)
2002(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2004(2)
  • 参考文献(0)
  • 二级参考文献(2)
2005(2)
  • 参考文献(1)
  • 二级参考文献(1)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(1)
  • 参考文献(1)
  • 二级参考文献(0)
2012(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2013(2)
  • 引证文献(1)
  • 二级引证文献(1)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
可重构处理器
配置信息预取
改进神经网络算法
可扩展存储架构
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子学报
月刊
0372-2112
11-2087/TN
大16开
北京165信箱
2-891
1962
chi
出版文献量(篇)
11181
总下载数(次)
11
总被引数(次)
206555
论文1v1指导