基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了一种采用CPLD实现嵌入式CPU外围电路的方法,将数据总线、译码单元、分频电路及逻辑电路集成于一片CPLD,大大缩小了印制板的面积并提高了系统可靠性,同时,由于CPLD的现场可编程特性,整个系统的灵活性显著增强.
推荐文章
嵌入式系统flash接口电路的实现
嵌入式系统
Flash存储器
调试
嵌入式CPU中断系统设计与实现
嵌入式处理器
中断系统
逻辑电路
嵌入式CPU指令Cache的设计与实现
FPGA
高速缓存
直接映射
先进先出
嵌入式CPU的设计与仿真
FPGA
嵌入式CPU
VHDL
模块化设计
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 嵌入式CPU外围接口电路的CPLD实现
来源期刊 电子工程师 学科 工学
关键词 CPLD 嵌入式CPU 外围接口
年,卷(期) 2003,(6) 所属期刊栏目 电子技术应用
研究方向 页码范围 52-54
页数 3页 分类号 TN4
字数 1612字 语种 中文
DOI 10.3969/j.issn.1674-4888.2003.06.020
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 段可博 西安电子科技大学机电工程学院 5 34 3.0 5.0
2 贾建援 西安电子科技大学机电工程学院 174 1783 17.0 35.0
3 王卫东 西安电子科技大学机电工程学院 33 132 6.0 9.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (2)
同被引文献  (0)
二级引证文献  (0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
CPLD
嵌入式CPU
外围接口
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
信息化研究
双月刊
1674-4888
32-1797/TP
大16开
江苏省南京市
28-251
1975
chi
出版文献量(篇)
4494
总下载数(次)
11
总被引数(次)
24149
论文1v1指导