FPU中一种高速乘法运算电路的设计与实现

• 作者: 周端 常宪栋 李波 王永海
• 来源期刊: 桂林电子工业学院学报
• 学科: 工学
• 关键词: FPU 乘法运算电路 Booth算法 VerilogHDL语言 Modelsim
• 年，卷（期）: 2003,（5）
• 所属期刊栏目: 学术论文
• 页码范围: 38-41
• 页数: 4页
• 分类号: TP302
• 字数: 2131字
• 语种: 中文
• DOI: 10.3969/j.issn.1673-808X.2003.05.010

摘要

在FPU的设计中,乘法运算电路是设计高精度高速度的乘法电路的重要部分,对提高整个FPU的性能具有重要的意义.通过对浮点处理单元(FPU)的体系结构的分析,比较了速度和规模分析并行通用乘法器之间的优缺点,结合FPU整体设计以及兼顾速度和规模,提出一种不同于通用乘法器设计的方法.该方法采用指数、尾数两条数据通道,用基-4的Booth算法和桶形移位寄存器,通过迭代完成乘法计算,并用VerilogHDL语言编写模块,用Modelsim进行仿真验证.这种方法速度快、占用硬件资源少,适于在FPU中实现,也可以做为一个独立的乘法器使用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周端	西安电子科技大学计算机学院	54	399	11.0	17.0
2	李波	西安电子科技大学计算机学院	24	236	7.0	15.0
3	王永海	西安电子科技大学计算机学院	3	6	2.0	2.0
4	常宪栋		1	4	1.0	1.0