Moore型有限状态机的VHDL设计与资源利用研究

• 作者: 吴蓉
• 来源期刊: 兰州铁道学院学报
• 学科: 工学
• 关键词: EDA VHDL Moore型 有限状态机
• 年，卷（期）: 2003,（1）
• 页码范围: 90-93
• 页数: 4页
• 分类号: TP302.2
• 字数: 2403字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-4373.2003.01.024

摘要

根据Moore型有限状态机的原理,对内存控制器的设计提出了普通型、时钟同步输出信号型和直接把状态作为输出信号型(Outputs=states)三种VHDL设计方法,并从消除"毛刺",提高资源利用率和速度等方面对三种方法进行了比较.通过开发工具Max+plusⅡ的编译和功能仿真,验证了方法的合理性和通用性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	吴蓉	兰州铁道学院信息与电气工程学院	3	25	2.0	3.0