基于FPGA的HDLC转E1传输控制器的实现

• 作者: 丁新宇 刘辉 张强
• 来源期刊: 电子设计应用
• 关键词: 帧结构 HDLC E1 FPGA
• 年，卷（期）: 2004,（11）
• 所属期刊栏目: 通信与计算机
• 页码范围: 79-80
• 页数: 2页
• 字数: 1958字
• 语种: 中文

摘要

本文介绍了一种用FPGA实现的HDLC转E1的协议控制器,能实现将速率为N×64Kbps(N=1～124)的HDLC数据分接至M路(M=1～4)E1信道中传输,并允许各路E1的最大时延为64ms.讨论了E1帧结构设计和系统的FPGA实现方法.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张强		116	1407	22.0	34.0
2	刘辉		46	342	10.0	17.0
3	丁新宇		4	32	3.0	4.0