基于FPGA的32位整数微处理器的设计与实现

• 作者: 冯海涛 王永纲 王砚方 石江涛 颜天信
• 来源期刊: 小型微型计算机系统
• 学科: 工学
• 关键词: RISC微处理器设计 指令集 调试
• 年，卷（期）: 2005,（6）
• 所属期刊栏目: 其它
• 页码范围: 1113-1117
• 页数: 5页
• 分类号: TP368.1|TP302.2
• 字数: 6547字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-1220.2005.06.055

摘要

CPU"软核"可以根据实际应用需要进行剪裁,因而CPU软核设计是SoC设计实现的重要部分.在FPGA内部设计和调试完全嵌入式的整数微处理器软核,不仅涉及到通常CPU必需的算术逻辑累加器、寄存器堆、指令缓冲、跳转计数、指令集及指令编译等方面的设计实现,还要针对FPGA内部的结构特点对设计进行分析优化,例如流水线结构的选择、关键路径延迟的折衷平衡以及整体调试等.在Virtex1000FG680-4FPGA上设计实现的32位RISC整数微处理器,运行时钟频率可达30MHz,实现150条指令,占用FPGA逻辑资源7%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王砚方	中国科学技术大学近代物理系	58	667	12.0	24.0
2	王永纲	中国科学技术大学近代物理系	31	248	10.0	14.0
3	颜天信	中国科学技术大学近代物理系	6	94	4.0	6.0
4	冯海涛	中国科学技术大学近代物理系	17	110	7.0	9.0
5	石江涛	中国科学技术大学近代物理系	7	103	5.0	7.0