可重构处理器中Mini-Cache的设计

• 作者: 柴志雷 盛超华 邬保有
• 来源期刊: 微型电脑应用
• 学科: 工学
• 关键词: 可重构处理器 现场可编程门阵列 片内RAM 微小高速缓存
• 年，卷（期）: 2005,（5）
• 所属期刊栏目: 研究与设计
• 页码范围: 1-4
• 页数: 4页
• 分类号: TP386|TP333
• 字数: 3026字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-757X.2005.05.001

摘要

合理利用Mini-Cache可以提高系统性能并降低功耗.在Intel XScale和Strong ARM处理器中都采用了MiniCache技术.很多关于通过编译器及其它方法更好地使用Mini-Cache的研究正在进行.但目前对可重构处理器中利用FPGA片内资源设计Mini-Cache的研究为数不多.本文主要介绍了利用分布在FPGA可配置逻辑块中的Distributed RAM设计MiniCache的方法,该方法对于其它类型的RAM资源也同样适用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	盛超华	复旦大学计算机科学与工程系	2	90	1.0	2.0
2	柴志雷	复旦大学计算机科学与工程系	3	16	2.0	3.0
3	邬保有	复旦大学计算机科学与工程系	1	1	1.0	1.0