可重构视频阵列处理器中全局控制器的设计与实现

• 作者: 吕青 张雪婷 武鑫 蒋林 邓军勇
• 来源期刊: 微电子学与计算机
• 关键词: 可重构 视频阵列处理器 全局控制器 层次化编程网络
• 年，卷（期）: 2017,（11）
• 页码范围: 75-79
• 页数: 5页
• 分类号: TP302
• 语种: 中文

摘要

提出了一种基于可重构阵列处理器的视频编解码方案,重点描述面向算法切换与资源调整的全局控制器设计方法,通过层次化编程网络将阵列处理器与主机接口相连,从而实现对视频阵列处理器计算资源的控制与管理.实验结果表明,该全局控制器支持多种模式的指令加载以及计算数据的反馈,在现场可编程门阵列(Field Pro-grammable Gate Array,FPGA)上最高工作频率可达539.96 MHz,相较于同类型阵列结构,全局控制器的执行周期降低了50％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋林	西安邮电大学电子工程学院	85	264	8.0	10.0
2	邓军勇	西安邮电大学电子工程学院	29	71	5.0	7.0
3	武鑫	西安邮电大学电子工程学院	7	8	2.0	2.0
4	张雪婷	西安邮电大学电子工程学院	3	3	1.0	1.0
5	吕青	西安邮电大学电子工程学院	2	4	1.0	2.0