向下全互连可重构阵列设计与实现

• 作者: 刘新闯 吴皓月 山蕊 贺飞龙 邓军勇
• 来源期刊: 微电子学与计算机
• 关键词: 向下全互连 动态可重构 FPGA FFT算法
• 年，卷（期）: 2019,（10）
• 页码范围: 59-64
• 页数: 6页
• 分类号: TP302
• 语种: 中文

摘要

可重构电路的灵活性是电路中的绝对优势,但其电路互连资源有限、PE(Processing Element)资源利用率低.向下全互连可重构阵列结构实现了阵列中每个PE与下一行PE的全连接,提高了PE资源利用率、整体数据处理速度.本设计使用modelsim、quartus分别进行了功能仿真、综合下载,结果表明所设计的可重构数据流处理单元能够进行多种配置的可重构.通过验证FFT算法在向下全互连的可重构阵列上的映射,结果显示可重构数据流处理单元成功实现了预期功能,并且满足其时序等要求.综合结果显示,4*4的可重构阵列,包括其外围电路,共占用19429(58％)门逻辑资源,支持76.07 MHZ的工作频率;单个的可重构数据流处理器占用2565(8％)门逻辑资源,支持最高108.96MHZ的工作频率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邓军勇	西安邮电大学电子工程学院	29	71	5.0	7.0
2	山蕊	西安邮电大学电子工程学院	23	34	3.0	5.0
3	刘新闯	西安邮电大学电子工程学院	6	0	0.0	0.0
4	贺飞龙	西安邮电大学计算机学院	5	0	0.0	0.0
5	吴皓月	西安邮电大学电子工程学院	6	0	0.0	0.0