可重构阵列中容错结构的设计与仿真

• 作者: 冼子雨 徐卫芳 蒋林 谢晓燕 邓军勇
• 来源期刊: 微电子学与计算机
• 关键词: 可重构阵列 处理单元 故障 硬件开销
• 年，卷（期）: 2015,（10）
• 页码范围: 72-76
• 页数: 5页
• 分类号: TP302
• 语种: 中文

摘要

针对可重构阵列中处理单元PE（processing elements）的可能故障，提出了一种实用的容错方案．通过分析推导PE阵列的故障概率和硬件开销，得出对于4×4的PE阵列，每行只需设计一个备用PE即可满足容错要求的结论，并提出了一种有效的容错方案，完成了功能仿真与FPGA验证，结果表明该方案可以充分利用备用PE达到容错效果．可重构阵列在SM IC 0．13μmCM OS工艺下工作频率可达203 M Hz ．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	蒋林	西安邮电大学电子工程学院	85	264	8.0	10.0
2	邓军勇	西安邮电大学电子工程学院	29	71	5.0	7.0
3	谢晓燕	西安邮电大学计算机学院	46	135	7.0	9.0
4	徐卫芳	西安邮电大学计算机学院	3	9	1.0	3.0
5	冼子雨	西安邮电大学电子工程学院	2	0	0.0	0.0