基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种动态随机存储器(DRAM)逻辑参数提取的新方法.利用DRAM在给定一组输入激励波形时只有部分存储单元是活动的以及电路结构很规整的特点,通过去掉不活动存储单元及合并活动Bit线上的负载来简化电路.提出了DRAM逻辑的激励波形生成等算法,减少了逻辑参数提取过程中引入的人为误差.研究表明,新方法能够很好地保持电路原有的功能特性和电气特性,基于此方法测得的逻辑参数有较好的精度,并大大加快了提取速度.
推荐文章
组合逻辑电路设计的一种方法
最简化
约束条件
组合逻辑电路设计
编码器
奎恩-麦克拉斯基法
一种基于时序逻辑电路的延时开关设计
时序逻辑电路
延时开关
状态机化简
D触发器
一种基于包的逻辑内置自测试电路设计方法
逻辑内置自测试
伪随机重现
回路
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种基于电路简化的DRAM逻辑参数提取方法
来源期刊 浙江大学学报(工学版) 学科 工学
关键词 动态随机存储器(DRAM) 逻辑参数 存储单元 电路简化
年,卷(期) 2005,(5) 所属期刊栏目 自动化技术、计算机技术
研究方向 页码范围 681-684
页数 4页 分类号 TN47
字数 3328字 语种 中文
DOI 10.3785/j.issn.1008-973X.2005.05.017
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 严晓浪 浙江大学超大规模集成电路设计研究所 246 1634 19.0 29.0
2 葛海通 浙江大学超大规模集成电路设计研究所 52 293 8.0 14.0
3 罗小华 浙江大学超大规模集成电路设计研究所 27 74 6.0 6.0
4 李训根 浙江大学超大规模集成电路设计研究所 2 4 1.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1990(2)
  • 参考文献(2)
  • 二级参考文献(0)
2005(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2005(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
动态随机存储器(DRAM)
逻辑参数
存储单元
电路简化
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
浙江大学学报(工学版)
月刊
1008-973X
33-1245/T
大16开
杭州市浙大路38号
32-40
1956
chi
出版文献量(篇)
6865
总下载数(次)
6
总被引数(次)
81907
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导