高速ADC的低抖动时钟设计

• 作者: 彭飞 赵继勇
• 来源期刊: 电子设计应用
• 关键词: 时钟抖动 信噪比 相位噪声 锁相环
• 年，卷（期）: 2005,（2）
• 所属期刊栏目: 通信与计算机
• 页码范围: 79-80,83
• 页数: 3页
• 字数: 2962字
• 语种: 中文

摘要

本文首先分析了采样时钟抖动对ADC信噪比性能的影响,然后指出产生时种抖动的原因,最后给出了两种实用的低抖动采样时钟产生方案:基于低相位噪声VCO(压控振荡器)的可变采样时钟的产生及基于极低相位噪声温度补偿晶振的非可变采样时钟的产生.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵继勇	解放军理工大学通信工程学院电信工程系	30	86	5.0	8.0
2	彭飞		8	27	2.0	5.0