基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
设计了一种四阶低抖动带双控制环路压控振荡器的锁相环(PLL).该锁相环在恒定的反馈参数下,压控振荡器压频增益几近恒定.锁相环的所有部件都设计在同一芯片上,电路设计基于0.35 μm CMOS工艺.HSPICE仿真结果显示, 所设计的锁相环路具有很好的抗噪声性能,工作在800MHz频率范围内,整个相位抖动小于4 ps rms.
推荐文章
基于FPGA的低抖动时钟锁相环设计方法
锁相环
数字时钟管理器
FPGA
可移植性
CMOS锁相环电路
锁相环
压控振荡器
鉴频鉴相
电荷泵
具有锁频/锁频-锁相两种工作模式的CMOS数字锁相环
数字锁相环(DPLL)
锁频(FL)
锁频-锁相(FPL)
一种新型宽频域全数字锁相环的研究与设计
全数字锁相环
时间数字转换电路
双边沿触发数字环路滤波器
系统仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种新型的四阶低抖动带双控制环路CMOS锁相环
来源期刊 电讯技术 学科 工学
关键词 锁相环 压控振荡器 CMOS
年,卷(期) 2006,(2) 所属期刊栏目 研究与开发
研究方向 页码范围 139-143
页数 5页 分类号 TN752
字数 2056字 语种 中文
DOI 10.3969/j.issn.1001-893X.2006.02.032
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张杰 湖南大学电气与信息工程学院 38 471 13.0 20.0
2 方厚辉 湖南大学电气与信息工程学院 27 338 7.0 18.0
3 房华 湖南大学电气与信息工程学院 8 74 3.0 8.0
4 华孝泉 湖南大学电气与信息工程学院 4 31 2.0 4.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (1)
同被引文献  (0)
二级引证文献  (0)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
锁相环
压控振荡器
CMOS
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电讯技术
月刊
1001-893X
51-1267/TN
大16开
成都市营康西路85号
62-39
1958
chi
出版文献量(篇)
5911
总下载数(次)
21
总被引数(次)
28744
论文1v1指导