原文服务方: 现代电子技术       
摘要:
针对以往全数字锁相环研究中所存在电路结构复杂、设计难度较大和系统性能欠佳等问题,提出了一种实现全数字锁相环的新方法.该锁相环以数字比例积分控制的设计结构取代了传统的一些数字环路滤波控制方法.应用EDA技术完成系统设计,并进行计算机仿真.仿真结果表明:在一定的频率范围内,该锁相环锁定时问最长小于15个输入信号周期,相位抖动小于输出信号周期的5%,且具有电路结构简单、环路性能好和易于集成的特点.
推荐文章
全数字锁相环的设计及分析
全数字锁相环
FPGA
VHDL
数学模型
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
基于FPGA的全数字延时锁相环的设计
全数字延时锁相环
锁相精度
时钟延时
QuartusⅡ
现场可编程门阵列
电路仿真
基于CPLD的低频信号全数字锁相环设计
低频时钟信号
全数字锁相环
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于PI控制的全数字锁相环设计
来源期刊 现代电子技术 学科
关键词 比列积分控制 全数字锁相环 超高速集成电路硬件描述语言 现场可编程门阵列
年,卷(期) 2013,(2) 所属期刊栏目 集成电路设计
研究方向 页码范围 141-143
页数 3页 分类号 TN402-34
字数 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 单长虹 南华大学电气工程学院 31 244 8.0 14.0
2 原华 南华大学电气工程学院 2 7 2.0 2.0
3 蒋小军 南华大学电气工程学院 3 10 3.0 3.0
4 盛臻 南华大学电气工程学院 3 11 3.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (11)
共引文献  (106)
参考文献  (5)
节点文献
引证文献  (4)
同被引文献  (0)
二级引证文献  (0)
1981(2)
  • 参考文献(0)
  • 二级参考文献(2)
1988(1)
  • 参考文献(0)
  • 二级参考文献(1)
1989(3)
  • 参考文献(0)
  • 二级参考文献(3)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(1)
  • 参考文献(0)
  • 二级参考文献(1)
1999(1)
  • 参考文献(0)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(4)
  • 参考文献(3)
  • 二级参考文献(1)
2005(2)
  • 参考文献(2)
  • 二级参考文献(0)
2013(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(2)
  • 引证文献(2)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
比列积分控制
全数字锁相环
超高速集成电路硬件描述语言
现场可编程门阵列
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
现代电子技术
半月刊
1004-373X
61-1224/TN
大16开
1977-01-01
chi
出版文献量(篇)
23937
总下载数(次)
0
相关基金
河南省自然科学基金
英文译名:
官方网址:http://kyc.hncj.edu.cn/gzzd/gzzd56.htm
项目类型:
学科类型:
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导