基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
同时冗余线程(SRT)重复的取指过程加剧了I-Cache和取指部件的负担,冗余线程间的取指冲突还会严重影响处理器的整体性能.在深入分析SRT故障检测机理和性能瓶颈的基础上,提出间隔译码的同时冗余线程(SD-SRT),特点如下:用统一取指队列和间隔译码技术取代间隔取指技术,在保持容错能力的前提下明确消除了冗余的取指过程,有效缓解了取指部件和I-Cache的压力,进而提高了整体性能;用统一的寄存器分配和验证机制,取代复杂的RC-Buf结构.实验表明,SD-SST比SRT性能提高20%以上,取指次数降低43%.此外,SD-SRT还显著降低了硬件设计的复杂度.
推荐文章
CISC微处理器中的Stepper译码方法
CISC
RISC
微码设计
数据通道
时钟网络
基于ARM微处理器的故障记录系统
ARM
微处理器
A/D
故障记录系统
模拟量
开关量
嵌入式可重构DSP处理器的指令译码器设计
DSP处理器
指令
译码器
分布式译码
分类译码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于间隔译码的处理器瞬时故障检测
来源期刊 宇航学报 学科 工学
关键词 处理器 瞬时故障 同时冗余线程 可靠性 高性能
年,卷(期) 2006,(6) 所属期刊栏目 论文
研究方向 页码范围 1328-1334
页数 7页 分类号 TP302
字数 6444字 语种 中文
DOI 10.3321/j.issn:1000-1328.2006.06.041
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 崔刚 哈尔滨工业大学计算机学院容错计算研究室 75 717 14.0 23.0
2 刘宏伟 哈尔滨工业大学计算机学院容错计算研究室 88 834 16.0 25.0
3 杨孝宗 哈尔滨工业大学计算机学院容错计算研究室 149 1684 23.0 33.0
4 杨华 哈尔滨工业大学计算机学院容错计算研究室 49 410 10.0 18.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (7)
同被引文献  (4)
二级引证文献  (2)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2006(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(1)
  • 引证文献(1)
  • 二级引证文献(0)
2009(2)
  • 引证文献(2)
  • 二级引证文献(0)
2011(3)
  • 引证文献(2)
  • 二级引证文献(1)
2012(2)
  • 引证文献(1)
  • 二级引证文献(1)
研究主题发展历程
节点文献
处理器
瞬时故障
同时冗余线程
可靠性
高性能
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
宇航学报
月刊
1000-1328
11-2053/V
16开
北京838信箱
2-167
1980
chi
出版文献量(篇)
5133
总下载数(次)
7
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
论文1v1指导