基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了一种支持多标准视频的存储器地址映射方法,用一个简洁的公式把视频图像映射到DDR SDRAM的存储空间.该方法兼顾运动补偿模块、去块效应滤波模块(或重建模块)和显示模块的不同需求特点,通过充分减少DDR SDRAM非读写命令的额外延时,达到较高的存储器接口效率.
推荐文章
一种高效多标准视频解码器架构研究与设计
多标准
视频解码器
可编程
协处理器
便笺存储器
H.264解码器
架构设计
视频解码器中插值与加权预测的硬件实现
专用集成电路
视频解码
H.264
AVS
插值
加权预测
AVS视频解码器中VLD模块的硬件设计
AVS视频标准
变长解码
FPGA
Verilog HDL
JPEG解码器的软硬件协同设计
DSP处理器
JPEG
图像解码
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 多标准视频硬件解码器的存储器地址映射方法
来源期刊 电视技术 学科 工学
关键词 地址映射 倍速同步动态随机存储器 多标准视频 运动补偿
年,卷(期) 2006,(12) 所属期刊栏目 信息终端
研究方向 页码范围 39-42
页数 4页 分类号 TN919.82
字数 3717字 语种 中文
DOI 10.3969/j.issn.1002-8692.2006.12.012
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张文军 上海交通大学电子工程系 123 673 14.0 20.0
2 刘佩林 上海交通大学电子工程系 74 293 9.0 13.0
3 陆泳 上海交通大学电子工程系 1 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (1)
节点文献
引证文献  (1)
同被引文献  (1)
二级引证文献  (4)
2001(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(1)
  • 引证文献(0)
  • 二级引证文献(1)
2009(1)
  • 引证文献(0)
  • 二级引证文献(1)
2011(1)
  • 引证文献(0)
  • 二级引证文献(1)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
地址映射
倍速同步动态随机存储器
多标准视频
运动补偿
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电视技术
月刊
1002-8692
11-2123/TN
大16开
北京市朝阳区酒仙桥北路乙7号(北京743信箱杂志社)
2-354
1977
chi
出版文献量(篇)
12294
总下载数(次)
21
总被引数(次)
42632
论文1v1指导