基于FPGA快速AES算法IP核的设计与实现

• 作者: 李雪梅 欧海文 童新海 路而红
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 数据加密 AES FPGA 流水线
• 年，卷（期）: 2006,（24）
• 所属期刊栏目: 产品、研发、测试
• 页码范围: 84-86
• 页数: 3页
• 分类号: TP311
• 字数: 3330字
• 语种: 中文
• DOI: 10.3321/j.issn:1002-8331.2006.24.025

摘要

用硬件实现数据加密过程比软件实现更具有优势,已成为信息安全的主流方向.数据传输速度则是加密系统的一个重要指标.文章基于FPGA采用流水线技术和优化设计,提出了一种更高效的AES算法IP核的设计方法.在使用较低时钟频率的情况下,获得了更大的数据吞吐量和更快的传输速度.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	欧海文		60	200	7.0	10.0
2	李雪梅		39	263	9.0	15.0
3	路而红		23	130	8.0	10.0
4	童新海		15	127	5.0	11.0