FPGA器件中PLL的设计应用

• 作者: 李永亮 梁九鹏 郑佳
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: PLL 占空比 全局时钟网络 可编程
• 年，卷（期）: 2007,（9）
• 所属期刊栏目: 专题技术与工程应用
• 页码范围: 62-64
• 页数: 3页
• 分类号: TP331
• 字数: 2663字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2007.09.021

摘要

讨论了基于SRAM技术的可编程逻辑器件提供的PLL和全局时钟网络对时钟操作的解决方案.针对Altera公司的Cyclone EP1C6系列芯片,讨论了输出频率与参考频率的关系.介绍了PLL的功能实现和工作模式,并以基于FPGA的DDR控制器中的时钟设计为例,介绍了PLL在实际应用中的设计方法和步骤.最后讨论了在设计时应该注意的问题和解决办法.