一种非同步时序电路的测试生成方案

• 作者: 成本茂 杨士元 王红 邢建辉
• 来源期刊: 电子科技大学学报
• 学科: 工学
• 关键词: 完全模型 非同步时序电路 单时钟同步电路 测试生成
• 年，卷（期）: 2007,（4）
• 所属期刊栏目: 自动化技术
• 页码范围: 733-736
• 页数: 4页
• 分类号: TN431
• 字数: 3164字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-0548.2007.04.023

摘要

分析了非同步时序电路测试生成所面临的问题.根据测试状态下非同步时序电路的时序特点,结合同步时序电路测试生成算法,提出和论证了一种解决非同步时序电路测试生成问题的方案,通过为时序元件建立完全模型,将时序电路中的时钟信号引入,为非同步时序电路构建出用于测试的单时钟同步电路模型,从而直接用同步时序电路测试生成算法解决非同步电路的测试生成问题.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨士元	清华大学自动化系	124	1303	17.0	30.0
2	成本茂	清华大学自动化系	7	10	2.0	3.0
3	王红	清华大学自动化系	52	388	11.0	18.0
4	邢建辉	清华大学自动化系	9	37	4.0	6.0