基于HyperLynx的高速PECL交流耦合时钟设计

• 作者: 刘凯 张国栋 李楠
• 来源期刊: 电子工程师
• 学科: 工学
• 关键词: PECL HyperLynx 交流耦合 端接 高速A/D转换器 时钟设计
• 年，卷（期）: 2007,（12）
• 所属期刊栏目: 微电子与基础产品
• 页码范围: 18-21
• 页数: 4页
• 分类号: TN402
• 字数: 2299字
• 语种: 中文
• DOI: 10.3969/j.issn.1674-4888.2007.12.006

摘要

随着高速数据传输发展的需求,在高速IC之间的时钟路径变得越来越关键,成为影响系统性能、功耗及噪声的关键因素.PECL(正电压射极耦合逻辑)信号作为一种适合高速逻辑互联的电平标准,越来越多地应用在高速A/D转换器的时钟设计中.介绍了一种交流耦合形式的PECL高速时钟设计方法.在时钟的端接设计中,采用串联终端匹配和并联终端匹配改善信号完整性,并利用HyperLynx软件进行仿真,取得了良好的效果,对于实际电路设计有良好的指导作用.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘凯		2	39	2.0	2.0
2	张国栋		1	5	1.0	1.0
3	李楠		1	5	1.0	1.0