CMOS电路的低功耗逻辑综合

• 作者: 刘丹单 邬齐荣 马瑶 龚敏
• 来源期刊: 四川大学学报（自然科学版）
• 学科: 工学
• 关键词: 逻辑综合 低功耗 门控时钟 操作数隔离 门级功率优化
• 年，卷（期）: 2007,（1）
• 所属期刊栏目: 研究论文
• 页码范围: 106-110
• 页数: 5页
• 分类号: TN431.2
• 字数: 2599字
• 语种: 中文
• DOI: 10.3969/j.issn.0490-6756.2007.01.023

摘要

针对CMOS电路的功耗来源提出了一种低功耗综合流程.这种综合流程在不改变原有电路设计的前提下同时采用了门控时钟、操作数隔离和门级功率优化来降低功耗.对一个PTC(PWM/Timer/Counter)控制器的仿真表明,这种流程可以降低电路功耗57%,与仅使用门控时钟的流程相比可以进一步降低电路功耗21%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	龚敏	四川大学物理科学与技术学院微电子技术四川省重点实验室	109	372	10.0	12.0
2	邬齐荣	四川大学物理科学与技术学院微电子技术四川省重点实验室	12	51	3.0	7.0
3	马瑶	四川大学物理科学与技术学院微电子技术四川省重点实验室	15	31	3.0	5.0
4	刘丹单	四川大学物理科学与技术学院微电子技术四川省重点实验室	1	5	1.0	1.0