基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
定点尾数乘除法器是相应32位浮点运算的核心部件,针对工控应用,本文采用半定制方法完成了设计并且采用TSMC0.18微米工艺实现.乘法器采用基4Booth编码,通过对符号位、隐含位的处理减少了部分积的生成,并在Wallace树求和过程中,引入4∶2压缩器,加快了求和速度.除法器采用改进的SRT算法,引入商位猜测、部分余并行计算、商位修正值选择电路.乘除法器均采用了进位保留加法器提高运算速度.后端物理实现表明,乘除法器的频率分别可到227 MHz,305 MHz,整体设计具有简洁、快速、计算准确的特征.
推荐文章
一种8b RISC微处理器的综合
超大规模集成电路
片上系统
微处理器
精简指令集
综合
一种媒体增强的可配置RISC微处理器核设计
精简指令集计算
媒体增强
流水线控制
可配置性
音频解码
一种嵌入式RISC微处理器的整数部件设计
微处理器
NPUARM
ALU
乘法器
桶式移位器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种RISC微处理器的快速乘除法运算设计与实现
来源期刊 电子器件 学科 工学
关键词 保留进位加法器 布斯编码 乘法器 除法器 集成电路设计
年,卷(期) 2007,(1) 所属期刊栏目
研究方向 页码范围 162-166
页数 5页 分类号 TN4
字数 5405字 语种 中文
DOI 10.3969/j.issn.1005-9490.2007.01.043
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 仇玉林 中国科学院微电子研究所 54 383 10.0 17.0
2 王江 中国科学院微电子研究所 34 337 9.0 18.0
3 黄秀荪 中国科学院微电子研究所 5 34 3.0 5.0
4 陈刚 1 3 1.0 1.0
5 杨旭光 1 3 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (1)
参考文献  (4)
节点文献
引证文献  (3)
同被引文献  (5)
二级引证文献  (7)
1951(1)
  • 参考文献(1)
  • 二级参考文献(0)
1958(1)
  • 参考文献(1)
  • 二级参考文献(0)
1987(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(2)
  • 引证文献(1)
  • 二级引证文献(1)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(0)
  • 二级引证文献(1)
2015(3)
  • 引证文献(0)
  • 二级引证文献(3)
2017(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
保留进位加法器
布斯编码
乘法器
除法器
集成电路设计
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子器件
双月刊
1005-9490
32-1416/TN
大16开
南京市四牌楼2号
1978
chi
出版文献量(篇)
5460
总下载数(次)
21
总被引数(次)
27643
论文1v1指导