DReAC:一种新型动态可重构协处理器

• 作者: 宋宇鲲 王锐 胡永华 邓红辉 高明伦
• 来源期刊: 电子学报
• 学科: 工学
• 关键词: 可重构协处理器 并行计算 流水计算
• 年，卷（期）: 2007,（5）
• 所属期刊栏目: 学术论文
• 页码范围: 833-837
• 页数: 5页
• 分类号: TN47
• 字数: 3052字
• 语种: 中文
• DOI: 10.3321/j.issn:0372-2112.2007.05.007

摘要

本文提出了一种应用于数据并行和高密度计算任务的新型动态可重构协处理器--DReAC.DReAC可以独立地以并行或流水工作模式重构协处理器内部数据路径,完成主处理器分配的任务.DReAC由全局控制器、计算阵列和阵列数据缓冲区三部分组成.文中简要介绍了DReAC系统模型,并使用该模型模拟了部份典型算法在DReAC中的实现.仿真结果表明,在典型的多媒体和信号处理应用中,DReAC能够达到通用处理器的10倍以上的速度,甚至在某些应用中远优于其他可重构处理器的性能.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王锐	合肥工业大学微电子设计研究所	28	247	9.0	14.0
2	胡永华	合肥工业大学微电子设计研究所	25	254	10.0	15.0
3	邓红辉	合肥工业大学微电子设计研究所	38	139	6.0	10.0
4	高明伦	合肥工业大学微电子设计研究所	52	622	13.0	23.0
5	宋宇鲲	合肥工业大学微电子设计研究所	41	113	6.0	9.0