系统芯片IP核透明路径构建中的可测性分析

• 作者: 成本茂 杨士元 王红 邢建辉
• 来源期刊: 计算机工程
• 学科: 工学
• 关键词: 系统芯片 测试访问机制 透明路径 IP核 可测性分析
• 年，卷（期）: 2007,（3）
• 所属期刊栏目: 博士论文
• 页码范围: 6-8,14
• 页数: 4页
• 分类号: TN407
• 字数: 3833字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-3428.2007.03.003

摘要

系统芯片的设计方法为测试技术带来新挑战.知识产权模块(IP核)测试访问机制成为测试复用的对电路的故障覆盖率产生影响.基于门级透明路径的构建方法,通过分析插入电路的控制门和多路器的激活和传播条件,对路径构建对于IP核单固定型故障覆盖率的影响进行分析,给出可测性条件和故障覆盖率的计算公式,无需故障仿真即可估计构造透明路径后电路的故障覆盖率.通过故障仿真实验,证明该故障覆盖率的分析和计算方法是有效的.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨士元	清华大学自动化系	124	1303	17.0	30.0
2	成本茂	清华大学自动化系	7	10	2.0	3.0
3	王红	清华大学自动化系	52	388	11.0	18.0
4	邢建辉	清华大学自动化系	9	37	4.0	6.0